(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年8月12日(12.08.2004)

PCT

(10) 国際公開番号 WO 2004/068709 A1

(51) 国際特許分類7:

H03K 17/08, 17/687 PCT/JP2004/000029

(21) 国際出願番号: (22) 国際出願日:

2004年1月7日(07.01.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-007728

2003年1月16日(16.01.2003)

(71) 出願人(米国を除く全ての指定国について): 新電元工 業株式会社 (SHINDENGEN ELECTRIC MANUFAC-TURING CO.,LTD.) [JP/JP]; 〒1000004 東京都千代田 区大手町二丁目2番1号Tokyo (JP).


(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 久保田 健-(KUBOTA, Kenichi) [JP/JP]; 〒3578585 埼玉県飯能 市南町10番13号新電元工業株式会社工場内 Saitama (JP). 大島 正樹 (OHSHIMA, Masaki) [JP/JP]; 〒3578585 埼玉県飯能市南町10番13号新電元工 業株式会社工場内 Saitama (JP). 野崎 幸弘 (NOZAKI, Yukihiro) [JP/JP]; 〒3578585 埼玉県飯能市南町 1 0番 13号新電元工業株式会社工場内 Saitama (JP). 芳賀 浩之 (HAGA, Hiroyuki) [JP/JP]; 〒3578585 埼玉県飯 能市南町10番13号新電元工業株式会社工場内 Saitama (JP). 林 賢知 (HAYASHI, Masanori) [JP/JP]; 〒 3578585 埼玉県飯能市南町10番13号新電元工業 株式会社工場内 Saitama (JP).

/続葉有/

(54) Title: SWITCHING CIRCUIT

(54) 発明の名称: スイッチング回路



4...DRIVER CIRCUIT A...CURRENT SIGNAL OUTPUT

(57) Abstract: A switching circuit having a current detecting circuit for detecting a main switch current waveform in a form of a high-speed real time waveform and outputting it with a low impedance. The current detecting circuit of the switching circuit includes a main switch (11) the ON voltage of which exhibits a resistive characteristic. The gate of the main switch (11) is connected to a driver circuit (4). One of the drain and source of the main switch (11) is connected to a fixed potential (3), while the other is connected to a load circuit (2). The current detecting circuit of the switching circuit further includes a first resistor element (21) having a resistance value that is higher than the ON resistance of the main switch connected to the fixed potential; an auxiliary switch (12) having its source connected to the first resistor element; an amplifier (6) that compares and amplifies a voltage occurring at the first resistor element and the ON voltage of the main switch and outputs them to the gate of the auxiliary switch; and a second resistor element (22) connected to the drain of the auxiliary switch for causing the ON current of the main switch to be amplified, thereby causing a voltage to occur.

- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL,

SZ, TZ, UG, ZM, ZW), 2-5 > 7 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), 3-0 > 7 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GO, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(57) 要約:

高速な実時間波形の形で主スイッチ電流波形を検出し、低インピーダンスで出力する電流検出回路を備えたスイッチング回路を提供する。オン電圧が抵抗特性を示すメインスイッチ(11)を備え、このメインスイッチのゲートに駆動回路(4)を、ドレイン又はソースの一方に固定電位(3)を、この他方に負荷回路(2)を夫々接続してあり、固定電位に接続したメインスイッチのオン抵抗より高い抵抗素子(21)と、この抵抗素子をソースに接続した補助スイッチ(12)と、第一の抵抗素子に発生する電圧とメインスイッチのオン電圧とを比較増幅して、補助スイッチのゲートに出力する増幅器(6)と、補助スイッチのドレインに接続してメインスイッチのオン電流を増幅させて電圧を発生させる第二の抵抗素子(22)とを備えた電流検出回路を設けたことを特徴とするスイッチング回路。

明 細 書

スイッチング回路

5 技術分野

本発明は、電力用スイッチのオン電圧を検出して、スイッチの電流を ・ 検出する回路に関するものである。

背景技術

10 電流検出回路を備えたスイッチング回路の第一の従来例を図10に示す。この従来例はオン電圧が抵抗特性を示すMOSFETからなるメインスイッチ111のゲート電極に駆動回路104を接続してある。また、メインスイッチ111のドレイン電極に固定電位103を接続し、ソース電極に負荷回路102を接続してある。このスイッチング回路に備えた電流検出回路は、電流検出用スイッチ114を備え、この電流検出用スイッチ114のドレイン電極を固定電位に接続し、ゲート電極に駆動回路104を接続してある。さらに、電流検出用スイッチ114のソース電極に抵抗素子121と増幅器106の正極とを接続し、メインスイッチ111のソース電極に増幅器106の負極を接続し、抵抗素子121の電圧を増幅する形で電流検出するように構成してある。

また、第二の従来例を図11に示す。この従来例は日本特許公告平成 1年第26250号公報を参照したものである。この従来例はオン電圧 が抵抗特性を示すMOSFETからなるメインスイッチ111を備え、

25 このメインスイッチ 1 1 1 のゲート電極に駆動回路 1 0 4 を接続してある。また、メインスイッチ 1 1 1 のドレイン電極に固定電位 1 0 3 を接

続し、ソース電極に負荷回路102を接続してある。このスイッチング 回路に備えた電流検出回路は、電流検出用スイッチ114を備え、この 電流検出用スイッチ114のドレイン電極を固定電位に接続し、ゲート 電極に駆動回路104を接続してある。さらに、電流検出用スイッチ1 14へ基準電流を流して、電流検出用スイッチ114のオン電圧とメインスイッチ111のオン電圧とを増幅器106で比較増幅するようにしてある。

先ず、第一の従来例においては、抵抗素子121の電流がメインスイッチ111のオン電流に比例する為には、抵抗素子121の電圧が電流10 検出用スイッチ114のオン電圧の半分以下である必要がある。この為、制御回路に使用されるレベルまで波形を増幅するには、高利得の増幅器が必要となる。電流波形には高周波成分が含まれているので、高利得で高周波まで増幅する必要があり、実用上、困難な点となっていた。

また、第二の従来例においては、電流検出用スイッチ114へ基準電 15 流を流して、電流検出用スイッチ114のオン電圧とメインスイッチ1 11のオン電圧とを比較増幅するようにしていた為、出力される信号は 実時間電流波形ではなく、一点の電流値に対する上か下かの判定結果と なるという問題があった。

発明の開示

20

本発明は、上記問題に鑑みてなされたものであり、高速な実時間波形の形で、主スイッチ電流波形を検出し、大きな信号の形で、低インピーダンス出力で出力する電流検出回路を備えたスイッチング回路を安価に提供する。

25 上記目的を達成するためになされた本発明は、増幅器の入力電圧差を 略 0 V に保ちながら、大きな電流波形出力を得られる電流検出回路を得

る事ができる。また、第一の抵抗素子と補助スイッチとの間に、ゲート信号がメインスイッチのゲート信号と同期する第三のスイッチを接続したことにより、第二の抵抗素子の電圧波形とメインスイッチの電流波形とが相似になり、高速の電流波形を大きな電圧信号の形で取り扱うことができる。

第一の抵抗素子をポリシリコン抵抗とし絶縁膜上に形成すれば、メインスイッチとの絶縁も簡単になり、高集積化が可能で、寄生容量等が小さく、より高速動作可能となる。第一の抵抗素子の温度係数をメインスイッチより大きい正の値を持つ様に第一の抵抗素子を形成すれば、第一の抵抗素子を用いた電流検出回路は、より強い熱暴走防止機能を持ち、スイッチング回路を簡単に提供する事が出来る。従って、多くの特長を備えた電流検出回路を容易に形成する事ができる。

即ち、本発明は、上記課題を解決するため、以下の構成を有する。

本発明の第1の態様に係るスイッチング回路は、スイッチング素子を 有するスイッチング回路において、オン電圧が抵抗特性を示すMOSF ETからなるメインスイッチを有し、このメインスイッチのゲート電極 に駆動回路を接続してあるとともに、同じくメインスイッチのドレイン 又はソースの一方の電極を固定電位に接続し、他方に負荷回路を接続し てあり、前記メインスイッチのオン抵抗より高い抵抗値を有する第一の 20 抵抗素子と、この第一の抵抗素子をソース電極に接続したMOSFET からなる補助スイッチと、前記第一の抵抗素子に発生する電圧と前記メ インスイッチのオン電圧とを比較増幅して、前記補助スイッチのゲート 電極に出力する増幅器と、前記補助スイッチのドレイン電極に接続して、 前記メインスイッチのオン電流を増幅させて電圧を発生させる第二の抵 抗素子とを備えた電流検出回路を設けてある。

本発明の第2の態様に係るスイッチング回路は、本発明の第1の態様

10

15

20

25

に係るスイッチング回路において、前記第一の抵抗素子の一方の端子を 前記メインスイッチと同様に固定電位に接続してある。

本発明の第3の態様に係るスイッチング回路は、本発明の第1の態様に係るスイッチング回路において、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。

本発明の第4の態様に係るスイッチング回路は、本発明の第1の態様に係るスイッチング回路において、前記第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあり、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。

本発明の第5の態様に係るスイッチング回路は、本発明の第1の態様に係るスイッチング回路において、前記第一の抵抗素子の一方の端子が前記メインスイッチの負荷回路と接続されている端子と接続され、第一の抵抗素子の他方の端子は前記補助スイッチのソース電極に接続されている。

本発明の第6の態様に係るスイッチング回路は、本発明の第1の態様に係るスイッチング回路において、前記第一の抵抗素子が前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたMOSFETである、若しくはポリシリコン抵抗である。

本発明の第7の態様に係るスイッチング回路は、本発明の第1の態様に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたMOSFETである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してある。

本発明の第8の態様に係るスイッチング回路は、本発明の第1の態様

に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたMOSFETである、若しくはポリシリコン抵抗であり、この第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。

本発明の第9の態様に係るスイッチング回路は、本発明の第1の態様に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたMOSFETである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあり、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してある。

本発明の第10の態様に係るスイッチング回路は、本発明の第1の態様に係るスイッチング回路において、前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、固定ゲートバイアスされたMOSFETである、若しくはポリシリコン抵抗であり、この第一の抵抗素子の一方の端子が前記メインスイッチの負荷回路と接続されている端子と接続され、第一の抵抗素子の他方の端子は前記補助スイッチのソース電極に接続されている。

20

15

5

図面の簡単な説明

第1図は、本発明に係るスイッチング回路の第一の実施形態の概要を 示した回路図である。

第2図は、同じく第二の実施形態の概要を示した回路図である。

25 第3図は、同じく第三の実施形態の概要を示した回路図である。

第4回は、第3回図示第三の実施形態の動作波形図である。

第5図は、同じく第四の実施形態の概要を示した回路図である。第6図は、同じく第五の実施形態の概要を示した回路図である。

第7図は、同じく第六の実施形態の概要を示した回路図である。

第8図は、同じく第七の実施形態の概要を示した回路図である。

5 第9図は、同じく第八の実施形態の概要を示した回路図である。

第10図は、スイッチング回路の第一の従来例の概要を示した回路図である。

第11図は、第二の従来例の概要を示した回路図である。

10 発明を実施するための最良の形態

以下、添付図面を用いて本発明に係るスイッチング回路の実施形態を 説明する。

(実施形態1)

- 15 図1は本発明に係るスイッチング回路の第一の実施形態を示す。1は 入力電源、2は負荷、3は固定電位、4は駆動回路、6は増幅器、11 はメインスイッチ、12は補助スイッチ、13は第三のスイッチ、14 は電流検出用スイッチ、15はハイサイドスイッチ、21は第一の抵抗 素子、22は第二の抵抗素子である。
- 20 本実施形態に係るスイッチング回路は、オン電圧が抵抗特性を示す P チャネルMOSFETからなるメインスイッチ 1 1 を備え、このメインスイッチ 1 1 のゲート電極に駆動回路 4 を接続してある。また、メインスイッチ 1 1 のソース電極に固定電位 3 を接続し、ドレイン電極に負荷回路 2 を接続してある。なお、固定電位 3 をメインスイッチ 1 1 のドレイン電極に接続し、負荷回路 2 をメインスイッチ 1 1 のソース電極に接続してあってもよい。このスイッチング回路は電流検出回路を備え、こ

7

の電流検出回路は、メインスイッチ11のオン抵抗より高い抵抗値(例えば10000倍)を有する第一の抵抗素子21を備え、この第一の抵抗素子21は固定電位3、または負荷回路2に接続してある。なお、第一の抵抗素子21は通常の拡散抵抗でもよいが、ポリシリコン抵抗であるとよい。また、第一の抵抗素子21の温度係数をメインスイッチ11のオン抵抗と同じにすれば正確な電流検出回路を構成する。またこの電流検出回路を用いたスイッチング回路は、温度上昇と共に過電流検出点がより低電流側にシフトする様にも設定できる。

電流検出回路はpチャネルMOSFETからなる補助スイッチ12を 備え、この第一の抵抗素子21をソース電極に接続してある。また、電 流検出回路は増幅器6を備えてある。この増幅器6は正極にメインスイ ッチ11のドレイン電極を接続し、負極に補助スイッチ12のソース電 極並びに第一の抵抗素子21に接続し、出力を補助スイッチ12のゲー ト電極を接続してある。以上より、第一の抵抗素子21に発生する電圧 とメインスイッチ11のオン電圧とを比較増幅して、補助スイッチ12 のゲート電極に出力するようにしてある。さらに、電流検出回路は第二 の抵抗素子22を備え、この第二の抵抗素子22は、補助スイッチ12 のドレイン電極に接続して、メインスイッチ11のオン電流を増幅させ て電圧を発生させるように構成してある。

電流検出回路を備えたスイッチング回路は以上のように構成し、以下のように作用する。メインスイッチ11がオンすると、メインスイッチ11はオン電圧を発生し、増幅器6でオン電圧を検出する。メインスイッチ11がオンすることにより、固定電位3に接続した第一の抵抗素子21に電圧が発生し、増幅器6でこの電圧を検出する。増幅器6で検出されたオン電圧と第一の抵抗素子21に発生した電圧とを比較増幅して電圧を発生させ、補助スイッチ12のゲート端子に出力する。即ちオン

WO 2004/068709 PCT/JP2004/000029

8

電流検出時は増幅器6の入力端の電位差は略0Vなので、2つの抵抗素子21,22、補助スイッチ素子12、並びに増幅器6からなる電流検出回路は高利得化し易く、高速な信号まで増幅でき、メインスイッチ11のオン電流の信号を低インピーダンス出力で供給できる。

5

(実施形態2)

図2に第二の実施形態を示す。この実施形態は概ね第一の実施形態と同様であるが、この実施形態は、メインスイッチ11が n チャネルMO S F E T から構成してあることを特徴とする。この場合の電流検出も、10 第一の実施形態と同様に実行することができる。ただし、駆動回路4の出力電圧極性が第一の実施形態と異なり、第一の実施形態では、ソース電位に対し負のゲート電位でメインスイッチ11が導通するが、本実施形態ではソース電位に対し正のゲート電位でメインスイッチ11が導通する。

15

(実施形態3)

図3に第三の実施形態を示す。この実施形態は、第一の抵抗素子21に第三のスイッチ13のソース端子を接続し、この第三のスイッチ13のドレイン端子を補助スイッチ12のソース端子に接続してある。また、20 この第三のスイッチ13のゲート端子を駆動回路4に接続してあり、この第三のスイッチ13のゲート信号がメインスイッチ11のゲート信号と同期するように構成してある。即ち、本実施形態ではメインスイッチ11はpチャネルMOSFETであるので、第三のスイッチ13もpチャネルMOSFETである。

25 この第三の実施形態ではメインスイッチ11のゲート信号と第三のス イッチ13のゲート信号とが同期するように構成してあるため、メイン

スイッチ11がオフ状態にあると、第三のスイッチ13もオフし、メインスイッチ11のオフ状態に第一の抵抗素子21に大きな電流が流れる事を防止することができる。これにより、低消費電力な電流検出回路を実現している。なお、この第三の実施形態についての動作波形を次の図4に示す。

図4は上から、メインスイッチ11のゲートソース間電圧Vgs、メイ ンスイッチ11のドレインソース間電圧Vds、メインスイッチ11のド レインソース間電流 Ids、第二の抵抗素子22に発生する電流信号出力 である。第三の実施形態の場合、メインスイッチ11はpチャネルMO SFETなのでVgs、Vds、並びに I ds 波形は負電圧、負電流で動作し 10 ている。メインスイッチ11のターンオン時にピーク電流 I dsp が発生 しているのは、負荷に寄生容量成分が含まれた場合を想定している。第 二の抵抗素子22の電圧はメインスイッチ11の電流の極性を反転した ものに相似となる。尚、図3において ton、toff はターンオン、ターン オフ時の遅延時間であり、t1、t2 は下降、立ちあがり時の時間である。 15 なお、この実施形態においても、メインスイッチ11がnチャネルM OSFETであってもよい。但し、第三のスイッチ13のゲート信号が メインスイッチ11のゲート信号と同期するように構成するため、第三 のスイッチ13もnチャネルMOSFETにする場合が多い。この場合、 駆動回路4の出力電圧極性は、ソース電位に対し正のゲート電位でメイ 20

(実施形態4)

ンスイッチ11が導通する。

図 5 に第四の実施形態を示す。この実施形態では、第三の実施形態の 25 構成に加え、第三のスイッチ 1 3 のゲート電極と駆動回路 4 との間に遅 延回路 5 を接続してある。また、この実施形態では、第一の抵抗素子と

して、メインスイッチ11と同じセル構造を持ち、固定ゲートバイアスされたMOSFETで構成された電流検出用スイッチ14を用いている。なお、この電流検出用スイッチ14はメインスイッチ11のオン抵抗より高い抵抗値(例えば1000倍)を有する。この電流検出用スイッチ14のゲート電極にはロウレベルゲート電圧発生回路7を接続してある。

この実施形態では、この第三のスイッチのゲート電極と駆動回路 4 との間に遅延回路 5 を接続したことにより、ハイサイドのメインスイッチ 1 1 のターンオン時に、負荷回路 2 の中の寄生容量充電電流 I dsp の成 分が検出信号の中に波形として出る事を防ぐことができ、過電流保護回路の誤動作を防止する事ができる。なお、この場合、遅延時間は t1 程度の値を用いるのが普通である。よって、遅延回路 5 は、第三のスイッチ 1 3 のターンオン時のみ t1 程度遅れ、第三のスイッチ 1 3 のターンオン時のみ t1 程度遅れ、第三のスイッチ 1 3 のターンオフ 時の遅れ時間は 0 となる様な特性である。

15 また、第一の抵抗素子として、メインスイッチ11と同じセル構造を 持ち、メインスイッチ11のオン抵抗より高い抵抗値を有し、固定ゲートバイアスされた電流検出用スイッチ14を用いたことにより、この電 流検出用スイッチ14のオン抵抗はメインスイッチ11と同一の温度特 性、バラツキとなり、電流検出精度を向上させることが容易となる。そ 20 の為、確度の高い電流検出回路を容易に実現できる。

(実施形態5)

25

図6に第五の実施形態を示す。この実施形態は逆向きの電流検出回路である。第一の実施形態から第四の実施形態までの電流検出回路は、電源3からメインスイッチ11を通って負荷回路2へ流れる方向の電流が正の値の時を前提にしていた。この第五の実施形態は負荷回路2からメ

インスイッチ11を通って入力電源1へ流れる方向の電流が正の値の時の電流検出回路である。増幅器6はメインスイッチ11のソース・ドレイン間に正電圧が印加された時だけ補助スイッチ12を導通させる様に動作する。その時メインスイッチ11の逆電流波形が第二の抵抗素子22に発生し、第二の抵抗素子22の電圧波形を用いて逆電流検出が実行される。

(実施形態6)

5

図7に第六の実施形態を示す。この実施形態は、固定電位3が入力電 圧の負極である場合の実施形態である。このスイッチング回路は、オン 10 電圧が抵抗特性を示すnチャネルMOSFETからなるメインスイッチ 11を備え、このメインスイッチ11のゲート電極に駆動回路4を接続 してある。また、メインスイッチ11のソース電極を接地し、ドレイン 電極に負荷回路2を接続してある。なお、メインスイッチ11がpチャ ネルMOSの場合、メインスイッチ11のドレイン電極を接地し、負荷 15 回路2をメインスイッチ11のソース電極に接続してあってもよい。こ のスイッチング回路は電流検出回路を備え、この電流検出回路は、メイ ンスイッチ11のオン抵抗より高い抵抗値(例えば10000倍)を有 する第一の抵抗素子21を備え、この第一の抵抗素子21は接地してあ る。なお、第一の抵抗素子21は通常の拡散抵抗でもよいが、ポリシリ 20 コン抵抗であるとよい。また、第一の抵抗素子21の温度係数をメイン スイッチ11のオン抵抗と同じにすれば正確な電流検出回路を構成する。 またこの電流検出回路を用いたスイッチング回路は、温度上昇と共に過 電流検出点がより低電流側にシフトする様にも設定できる。

25 電流検出回路はnチャネルMOSFETからなる補助スイッチ12を 備え、この第一の抵抗素子21をソース電極に接続してある。また、電

流検出回路は増幅器 6 を備えてある。この増幅器 6 は正極にメインスイッチ 1 1 のドレイン電極を接続し、負極に補助スイッチ 1 2 のソース電極並びに第一の抵抗素子 2 1 に接続し、出力を補助スイッチ 1 2 のゲート電極を接続してある。以上より、第一の抵抗素子 2 1 に発生する電圧とメインスイッチ 1 1 のオン電圧とを比較増幅して、補助スイッチ 1 2 のゲート電極に出力するようにしてある。さらに、電流検出回路は第二の抵抗素子 2 2を備え、この第二の抵抗素子 2 2 は、補助スイッチ 1 2 のドレイン電極に接続して、メインスイッチ 1 1 のオン電流を増幅させて電圧を発生させるように構成してある。

また、本実施形態の負荷回路は、pチャネルMOSFETからなるハイサイドスイッチ15を備えてある。このハイサイドスイッチ15のドレイン電極はメインスイッチ11のドレイン電極、増幅器6の正極及び負荷に接続し、ソース電極は固定電位3に接続してある。また、ゲート電極は駆動回路4に接続してあり、メインスイッチ11とハイサイドスイッチ15でCMOSインバータに構成してある。電流検出回路を備えたスイッチング回路は以上のように構成してあるが、基本動作原理は第一の実施形態と略同様であり、極性のみが反転した動作となる。

(実施形態7)

図8に第七の実施形態を示す。この実施形態は、第四の実施形態において固定電位3が入力電圧の負極である場合に応用した実施形態である。この実施形態は、第一の抵抗素子に第三のスイッチ13のソース端子を接続し、この第三のスイッチ13のドレイン端子を補助スイッチ12のソース端子に接続してある。なお、この実施形態では、第一の抵抗素子として、メインスイッチ11と同じセル構造を持ち、固定ゲートバイアスされたMOSFETで構成された電流検出用スイッチ14を用いていて

10

25

る。また、このMOSFETはメインスイッチ11のオン抵抗より高い抵抗値(例えば10000倍)を有する。

13

この第三のスイッチ13のゲート端子は駆動回路4に接続してあり、この第三のスイッチ13のゲート信号がメインスイッチ11のゲート信号と同期するように構成してある。即ち、本実施形態ではメインスイッチ11はnチャネルMOSFETであるので、第三のスイッチ13もnチャネルMOSFETである。この実施形態では、第三のスイッチ13のゲート電極と駆動回路4との間に遅延回路5を接続してある。この電流検出用スイッチ14のゲート電極にはハイレベルゲート電圧発生回路8を接続してある。

この第七の実施形態ではメインスイッチ11のゲート信号と第三のスイッチ13のゲート信号とが同期するように構成してあるため、メインスイッチ11がオフ状態にあると、第三のスイッチ13もオフし、メインスイッチ11のオフ状態に電流検出用スイッチ14に大きな電流が流れる事を防止することができる。これにより、低消費電力な電流検出回路を実現している。また、この第三のスイッチ13のゲート電極と駆動回路4との間に遅延回路5を接続したことにより、ターンオン時のみ遅らせる様にできれば、ロウサイドのメインスイッチ11のターンオン時に、負荷回路2の中の寄生容量充電電流 Idsp の成分が検出信号の中に20 波形として出る事を防ぐことができ、過電流保護回路の誤動作を防止する事ができる。

さらに、第一の抵抗素子として、メインスイッチ11と同じセル構造を持ち、メインスイッチ11のオン抵抗より高い抵抗値を有し、固定ゲートバイアスされた電流検出用スイッチ14を用いたことにより、この電流検出用スイッチ14のオン抵抗はメインスイッチ13と同一の温度特性、バラツキとなり、電流検出精度を向上させることが容易となる。

その為、第四の実施形態と同様に確度の高い電流検出回路を容易に実現できる。

(実施形態8)

5 図9に第八の実施形態を示す。この実施形態は逆向きの電流検出回路で、第五の実施形態において固定電位3が入力電圧の負極である場合に応用した実施形態である。第六の実施形態、第七の実施形態の電流検出回路は、負荷回路2からメインスイッチ11を通って入力電圧の負極へ流れる方向の電流が正の値の時を前提にしていた。図9は入力電圧の負極へ流れる方向の電流が正の値の時の電流検出回路である。増幅器6はメインスイッチ11のソース・ドレイン間に負電圧が印加された時だけ補助スイッチ12を導通させる様に動作する。その時メインスイッチ11の逆電流波形が第二の抵抗素子22に発生し、第二の抵抗素子22の電圧波形を用いて逆電流検15 出が実行される。

産業上の利用可能性

本発明によれば、増幅器の入力電圧差を略 0 Vに保ちながら、大きな電流波形出力を得られる電流検出回路を得られる効果がある。また、第 20 一の抵抗素子と補助スイッチとの間に、ゲート信号がメインスイッチのゲート信号と同期する第三のスイッチを接続したことにより、第二の抵抗素子の電圧波形とメインスイッチの電流波形とが相似になり、高速の電流波形を大きな電圧信号の形で取り扱うことができる効果がある。

第一の抵抗素子をポリシリコン抵抗とし絶縁膜上に形成すれば、メイ 25 ンスイッチとの絶縁も簡単になり、高集積化が可能で、寄生容量等が小 さく、より高速動作可能となる。第一の抵抗素子の温度係数をメインス WO 2004/068709

PCT/JP2004/000029

15

イッチより大きい正の値を持つ様に第一の抵抗素子を形成すれば、第一の抵抗素子を用いた電流検出回路は、より強い熱暴走防止機能を持ち、スイッチング回路を簡単に提供する事が出来る。従って、多くの特長を備えた電流検出回路を容易に形成できる効果がある。

請求の範囲

1. スイッチング素子を有するスイッチング回路において、オン電圧が抵抗特性を示すMOSFETからなるメインスイッチを有し、このメイ ンスイッチのゲート電極に駆動回路を接続してあるとともに、同じくメインスイッチのドレイン又はソースの一方の電極を固定電位に接続し、他方に負荷回路を接続してあり、前記メインスイッチのオン抵抗より高い抵抗値を有する第一の抵抗素子と、この第一の抵抗素子をソース電極に接続したMOSFETからなる補助スイッチと、前記第一の抵抗素子 に発生する電圧と前記メインスイッチのオン電圧とを比較増幅して、前記補助スイッチのゲート電極に出力する増幅器と、前記補助スイッチのドレイン電極に接続して、前記メインスイッチのオン電流を増幅させて電圧を発生させる第二の抵抗素子とを備えた電流検出回路を設けてあることを特徴とするスイッチング回路。

15

- 2. 前記第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあることを特徴とする請求の範囲第1項記載のスイッチング回路。
- 20 3. 前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してあることを特徴とする請求の範囲第1項記載のスイッチング回路。
- 4. 前記第一の抵抗素子の一方の端子を前記メインスイッチと同様に固 25 定電位に接続してあり、前記第一の抵抗素子と前記補助スイッチとの間 に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のス

イッチを接続してあることを特徴とする請求の範囲第1項記載のスイッチング回路。

- 5. 前記第一の抵抗素子の一方の端子が前記メインスイッチの負荷回路 5. 技続されている端子と接続され、第一の抵抗素子の他方の端子は前記 補助スイッチのソース電極に接続されていることを特徴とする請求の範 囲第1項記載のスイッチング回路。
- 6. 前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、 10 固定ゲートバイアスされたMOSFETである、若しくはポリシリコン 抵抗であることを特徴とする請求の範囲第1項記載のスイッチング回路。
- 7. 前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、 固定ゲートバイアスされたMOSFETである、若しくはポリシリコン 15 抵抗であり、この第一の抵抗素子の一方の端子を前記メインスイッチと 同様に固定電位に接続してあることを特徴とする請求の範囲第1項記載 のスイッチング回路。
- 8. 前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、

 20 固定ゲートバイアスされたMOSFETである、若しくはポリシリコン抵抗であり、この第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してあることを特徴とする請求の範囲第1項記載のスイッチング回路。
- 25 9. 前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、 固定ゲートバイアスされたMOSFETである、若しくはポリシリコン

抵抗であり、この第一の抵抗素子の一方の端子を前記メインスイッチと同様に固定電位に接続してあり、前記第一の抵抗素子と前記補助スイッチとの間に、ゲート信号が前記メインスイッチのゲート信号と同期する第三のスイッチを接続してあることを特徴とする請求の範囲第1項記載のスイッチング回路。

10.前記第一の抵抗素子は前記メインスイッチと同じセル構造を持ち、 固定ゲートバイアスされたMOSFETである、若しくはポリシリコン 抵抗であり、この第一の抵抗素子の一方の端子が前記メインスイッチの 負荷回路と接続されている端子と接続され、第一の抵抗素子の他方の端 子は前記補助スイッチのソース電極に接続されていることを特徴とする 請求の範囲第1項記載のスイッチング回路。





FIG. 1








FIG. 3









WO 2004/068709 PCT/JP2004/000029

6/11





7/11






FIG. 7












FIG. 10

PCT/JP2004/000029

11/11




FIG. 11